【轉(zhuǎn)載】深入了解汽車系統(tǒng)級芯片SoC連載之一：汽車系統(tǒng)級芯片概覽及AEC-Q100車規(guī)

本文轉(zhuǎn)自公眾號：佐思汽車研究
本文作者：周彥武

如有侵權(quán)，請聯(lián)系刪除！

SoC，系統(tǒng)級芯片，汽車系統(tǒng)級SoC主要面向兩個領(lǐng)域，一是座艙，二是智能駕駛，這兩者的界限現(xiàn)在正變得越來越模糊。隨著汽車電子架構(gòu)的演進(jìn)，新出現(xiàn)了網(wǎng)關(guān)SoC，典型代表NXP的S32G274A。通常網(wǎng)關(guān)SoC不需要太強算力，不過S32G274A有4個Cortex-A53內(nèi)核，達(dá)到低端座艙的水準(zhǔn)。

英偉達(dá)Orin的內(nèi)部框架圖

Orin是一個典型的智能駕駛SoC，包含存儲管理、外圍、CPU、GPU和加速器。CPU、GPU、AI加速器以及連接子系統(tǒng)的總線或片上網(wǎng)絡(luò)(NoC)是SoC的核心，因此本連載將對應(yīng)這四個部分分四個章節(jié)帶大家深入了解汽車SoC。

1.1 汽車SoC定義

廣義而言，汽車領(lǐng)域算力稍強（2K DMIPS以上）的MCU都可算是SoC。

平均每輛車23個SoC

上圖是SoC IP供應(yīng)商Arteris 的IPO材料，Arteris認(rèn)為平均每輛車有23個SoC。

一個典型的SoC結(jié)構(gòu)包括以下部分：

至少一個微處理器(MPU)或數(shù)字信號處理器(DSP)，但也可以有多個處理器內(nèi)核;

存儲器可以是RAM、ROM、EEPROM和閃存中的一種或多種;

用于提供時間脈沖信號的振蕩器和鎖相環(huán)電路;

由計數(shù)器和計時器、電源電路組成的外設(shè);

不同標(biāo)準(zhǔn)的連線接口，如USB、火線、以太網(wǎng)、通用異步收發(fā)和序列周邊接口等;

電壓調(diào)理電路及穩(wěn)壓器。

1.2 SoC設(shè)計流程

SoC設(shè)計流程

一個完整的系統(tǒng)級芯片由硬件和軟件兩部分組成，其中軟件用于控制硬件部分的微控制器、微處理器或數(shù)字信號處理器內(nèi)核，以及外部設(shè)備和接口。系統(tǒng)級芯片的設(shè)計流程主要是其硬件和軟件的協(xié)同設(shè)計。

由于系統(tǒng)級芯片的集成度越來越高，設(shè)計工程師必須盡可能采取可復(fù)用的設(shè)計思路?，F(xiàn)今大部分SoC都使用預(yù)定義的IP核(包括軟核、硬核和固核)，以可復(fù)用設(shè)計的方式來完成快速設(shè)計。在軟件開發(fā)方面，協(xié)議棧是一個重要的概念，它用來驅(qū)動USB等行業(yè)標(biāo)準(zhǔn)接口。在硬件設(shè)計方面，設(shè)計人員通常使用EDA工具將已經(jīng)設(shè)計好(或者購買)的IP核連接在一起，在一個集成開發(fā)環(huán)境(IDE)下集成各種子功能模塊。

芯片設(shè)計在被送到晶圓廠進(jìn)行流片生產(chǎn)之前，設(shè)計人員會采取不同方式對其邏輯功能進(jìn)行驗證。仿真與驗證是SoC設(shè)計流程中最復(fù)雜、最耗時的環(huán)節(jié)，約占整個芯片開發(fā)周期的50%～80% ，采用先進(jìn)的設(shè)計與仿真驗證方法已成為SoC設(shè)計成功的關(guān)鍵。

1.3 車規(guī)認(rèn)證之AEC-Q100

汽車電子委員會(AEC- Automotive Electronics Council)由克萊斯勒(Chrysler) 、福特(Ford) 和通用汽車公司(General Motors)成立，旨在制定電氣元件的通用質(zhì)量標(biāo)準(zhǔn)。第一版AEC標(biāo)準(zhǔn)是1994年推出的，100針對集成電路，101針對分離元件，102針對光電元件，104針對MCM模塊，200針對被動元件。

AEC-Q100標(biāo)準(zhǔn)地位

AEC-Q100是使用最廣泛最基礎(chǔ)的車規(guī)級標(biāo)準(zhǔn)，幾乎是強制性的標(biāo)準(zhǔn)，功能安全不是強制性標(biāo)準(zhǔn)，只是建議性標(biāo)準(zhǔn)。

AEC-Q100環(huán)境運行溫度范圍標(biāo)準(zhǔn)

溫度范圍是AEC-Q100核心標(biāo)準(zhǔn)之一。

AEC-Q100 關(guān)鍵測試類別包括：

1） AcceleratedEnvironment Stress （加速環(huán)境壓力）

2） Accelerate LifetimeSimulation （加速壽命仿真）

3） Packaging/Assembly （封裝/組裝）

4） Die Fabrication （芯片制程）

5） ElectricalVerification （電氣驗證）

6） Defect Screening （不良品篩選）

7） Cavity PackageIntegrity （腔體封裝完整性）

1.4 AEC-Q100測試流程及說明

AEC-Q100認(rèn)證流程

AEC-Q100環(huán)境壓力測試

AEC-Q100加速壽命模擬測試

AEC-Q100認(rèn)證流程封裝完整性測試

最有意思的是D，沒有測試標(biāo)準(zhǔn)和方法，主要是芯片制造領(lǐng)域的測試，可能是因為芯片制造領(lǐng)域變化太快或其他因素，因此AEC-Q100只提出了測試項，分別是電遷移即EM、經(jīng)介質(zhì)擊穿TDDB、熱載流子注入HCI、負(fù)偏壓溫度不穩(wěn)定性NBTI、壓力遷移SM。測試標(biāo)準(zhǔn)和方法是空白，AEC委員會附加說明The data, test method, calculations and internal criteria should beavailable to the user upon request for new technologies.意思就是用戶看著辦吧。

AEC-Q100電特性測試

AEC-Q100 F與G組測試

本文轉(zhuǎn)自公眾號：佐思汽車研究
本文作者：周彥武

如有侵權(quán)，請聯(lián)系刪除！